理系にゅーす

理系に関する情報を発信! 理系とあるものの文系理系関係なく気になったものを紹介します!

スポンサーリンク

ゲルマニウム

    このエントリーをはてなブックマークに追加 mixiチェック
1: 2016/09/13(火) 18:12:32.55 ID:CAP_USER
【プレスリリース】新材料ゲルマネンの原子配置に対称性の破れ ― 省エネ・高速・小型電子デバイス実現に向けた素子開発へ道 ― - 日本の研究.com
https://research-er.jp/articles/view/50105
https://research-er.jp/img/article/20160913/20160913173722.png


【発表のポイント】

•全反射高速陽電子回折(TRHEPD)法を用いて、グラフェンのゲルマニウム版であるゲルマネンの原子配置の解明に成功
•ポストグラフェンとなる新材料ゲルマネンを利用した次世代電子デバイス開発に貢献


国立研究開発法人日本原子力研究開発機構(理事長 児玉敏雄、以下「原子力機構」)先端基礎研究センターの深谷有喜研究主幹らは、東京大学物性研究所(総長 五神真)の松田巌准教授らと高エネルギー加速器研究機構(機構長 山内正則、以下「KEK」)物質構造科学研究所の兵頭俊夫特定教授らのグループとの共同研究により、1)全反射高速陽電子回折(TRHEPD)法を用いて単原子層状物質グラフェンのゲルマニウム版である 2)ゲルマネンの原子配置を決定しました。

ゲルマネンはポストグラフェンとして期待されるナノテクのための新材料です。ゲルマネンはグラフェンとは異なり自然界に存在しませんが、最近の金属基板上での合成の報告を契機に、世界中で精力的に研究されています。これまで、ゲルマネンの原子配置についてはいくつか提案はされていましたが、まだ実験的な構造決定の報告はありませんでした。今回本研究グループは、表面敏感なTRHEPD 法を用いて、アルミニウム基板上でのゲルマネンについて調べました。その結果、これまでの予想に反し、原子配置の対称性が破れていることが明らかになりました。今回、基礎となる原子配置がわかったことにより、ゲルマネンを用いた省エネ・高速・小型の新しい電子デバイスの設計・開発の促進が期待されます。

本研究成果は、9月8日に、英国物理学会(IOP)が発行する「2D Materials」誌のオンライン版に掲載されました。

続きはソースで

ダウンロード (1)

 

引用元: 【材料科学】新材料ゲルマネンの原子配置に対称性の破れ 省エネ・高速・小型電子デバイス実現に向けた素子開発へ道 [無断転載禁止]©2ch.net

新材料ゲルマネンの原子配置に対称性の破れ 省エネ・高速・小型電子デバイス実現に向けた素子開発へ道の続きを読む

    このエントリーをはてなブックマークに追加 mixiチェック
1: 2016/07/25(月) 12:21:39.90 ID:CAP_USER
JAXAがスマホ処理性能が最大10倍になる半導体の高性能単結晶 (ニュースイッチ) - Yahoo!ニュース
http://headlines.yahoo.co.jp/hl?a=20160725-00010001-newswitch-sctch
http://amd.c.yimg.jp/amd/20160725-00010001-newswitch-000-1-view.jpg


ISSでの宇宙実験の成果を応用。半導体・材料メーカーとの共同研究を検討

 宇宙航空研究開発機構(JAXA)はスマートフォンやパソコンなどのトランジスタ基板として使える高性能の結晶の作製に成功した。国際宇宙ステーション(ISS)での宇宙実験の成果を応用。実験の条件を検討し、地上においてシリコン(ケイ素、Si)とゲルマニウム(Ge)の混合比率がほぼ半分ずつになるような結晶を作れた。

 SiとGeが半々の割合で混合する単結晶の基板ができれば、コンピューターの演算速度を2―10倍もしくは消費電力を5分の1以下にできるとされている。JAXAは現在、半導体メーカーや材料メーカーなどと共同研究を検討している。

 研究グループは2013―14年に、液体が対流しにくいISSの微小重力環境下で結晶の製造実験を実施。ISSで得られた結晶の成長メカニズムを基に地上での製造を始めた。

 Geの丸棒をSiの丸棒で挟みこんだ試料をカートリッジに装填し、試料の部位に温度差(温度勾配)をつけられる専用の炉に入れ1000度C以上で加熱した。液体になったGeにSiが少しずつ溶け出し、液体中で濃度勾配がついた後、拡散が起こり均一な結晶ができる仕組みだ。

 試料にかける温度勾配を1センチメートルにつき5度―7度Cと、宇宙での実験条件よりも温度勾配の傾きを小さくして試料内部の対流を抑制。GeとSiの濃度のムラを1%以下に抑えた高精度な結晶を作れた。試料の直径を50ミリメートルにまで大口径化することにも成功した。

 代表研究者の木下恭一元JAXA主幹研究員は「今後、磁場を利用して対流を抑えるなどの工夫を施し、地上での実験を進めていきたい」としている。
images


引用元: 【半導体工学】JAXA、スマホ処理性能が最大10倍になる半導体の高性能単結晶の作製に成功 [無断転載禁止]©2ch.net

JAXA、スマホ処理性能が最大10倍になる半導体の高性能単結晶の作製に成功の続きを読む

    このエントリーをはてなブックマークに追加 mixiチェック
1: 2015/08/16(日) 21:40:20.00 ID:???.net
バイオマーカーや量子暗号通信への応用に期待:東工大、ゲルマニウム導入で光るダイヤを開発 - EE Times Japan
http://eetimes.jp/ee/articles/1508/10/news096.html
共同発表:ゲルマニウム導入し光るダイヤを開発~バイオマーカーや量子暗号通信への応用へ期待~
http://www.jst.go.jp/pr/announce/20150807/index.html

画像
http://www.jst.go.jp/pr/announce/20150807/icons/zu1.gif
図1 ダイヤモンド中の単一GeVカラーセンターの構造と性質
http://www.jst.go.jp/pr/announce/20150807/icons/zu2.gif
図2 マイクロ波プラズマ堆積法による高品質アンサンブルGeVカラーセンターの形成


東京工業大学の岩崎孝之助教らによる研究グループは、ダイヤモンド中の空孔(V)、とゲルマニウム(Ge)から成る新しいカラーセンターの形成に世界で初めて成功した。生細胞イメージング用のバイオマーカーや量子暗号通信への応用が期待されている。


 東京工業大学 大学院理工学研究科の岩崎孝之助教と波多野睦子教授らの研究グループは2015年8月、ダイヤモンド中の空孔(V)、とゲルマニウム(Ge)から成る新しいカラーセンターの形成に世界で初めて成功したことを発表した。研究成果はバイオマーカーや量子暗号通信への応用が期待されている。

 研究グループは、ダイヤモンド中にゲルマニウムを導入することで、ゲルマニウムと格子欠陥(空孔)が結び付き、GeVセンターを形成させることに成功した。このGeVセンターは、外部からの光励起によって、波長602nmで強く発光することが分かった。しかも高い再現性で形成できることを確認した。また、カラーセンターが多く含まれているアンサンブル状態だけでなく、ゲルマニウム原子1個と空孔の組み合わせから成る単一カラーセンターも安定して形成し、機能させることができることも確認している。

 今回の研究で得られた2次自己相関関数測定から、単一GeVセンターが単一光子源として機能することを証明すると同時に、飽和発光強度として170kcpsという高い数値を得ることができた。
励起波長を最適化すれば、GeVセンターの発光強度をさらに上昇させることもできるという。再現性良く形成できるダイヤモンド中のカラーセンターのうちで、最も高い輝度が得られる構造となる可能性がある。

続きはソースで

images


引用元: 【結晶学】ゲルマニウム導入し光るダイヤを開発 バイオマーカーや量子暗号通信への応用へ期待 東工大

ゲルマニウム導入し光るダイヤを開発 バイオマーカーや量子暗号通信への応用へ期待 東工大の続きを読む

    このエントリーをはてなブックマークに追加 mixiチェック
1: 2015/07/10(金) 17:29:58.34 ID:???.net
IBM、7ナノメートルの極小半導体を試作
http://jp.wsj.com/articles/SB11807971170009143901604581099352600757440

ダウンロード (1)


革新のペースを維持しようとする半導体メーカーは、最近ではコスト問題に直面している。しかし、IBMの研究員は、競争相手に差を付ける画期的な成果を達成した。

 IBMは9日、7ナノメートル(ナノは十億分の一)の生産プロセスを用いた半導体試作品の開発について明らかにした。現在市場で販売される14ナノメートルの半導体よりも大幅に小型化した半導体で、微細化をめぐる競争でライバルに先行する構えだ。

 アナリストは、IBMの半導体試作品が待望の新生産ツールで製造されたものだが、新技術の大量生産への適用を保証するものではないと述べた。だが、今回の進展は、IBMやその製造パートナーにとって、インテルなどライバルに圧力をかける効果があるほか、業界が引き続きチップの高速化やストレージ容量の増大、省電力化などの障壁を、半導体の進化のために克服できることを示すものとなる。

 エンビジョニアリング・グループのアナリスト、リチャード・ドーティー氏は「カンフル剤を必要とする業界に自信をもたらす動きだ」と述べた。

 業界各社は、インテルの共同創業者ゴードン・ムーア氏が50年前に提唱した競争上の長期的傾向の予測「ムーアの法則(半導体の集積密度は18カ月で倍増する)」の下、トランジスターやその他の超小型部品のさらなる微細化をめぐって競争している。
現在大量生産されている半導体は14ナノメートルの生産プロセスを用いているが、こうしたプロセスはほぼ一定間隔で微細化されており、メーカーに半導体の性能向上やコスト削減をもたらしている。

 しかし、ムーアの法則に沿って前進することは、サイズが小さくなるにつれて困難さを増している。最新の生産工程への移行ではトランジスターの生産コストを削減できなかったメーカーもある。

 着実に2年ごとに新生産技術を投入してきたことで知られるインテルでさえも、14ナノメートルの生産プロセスを完成させるまでには6カ月の遅れが生じた。現在インテルは10ナノメートルの技術に取り組んでおり、アナリストはこれが16年に登場すると見込んでいる。

 これまでは旧工場で22ナノメートルの半導体を生産してきたIBMだが、今回7ナノメートルの工程を用いた半導体試作品を製造できたという。同社の半導体技術研究担当副社長、ムケシュ・カーレ氏は、この取り組みについて「偉大なチャレンジでの画期的な成果」と位置付けた。

 7ナノメートルのプロセスを用いた半導体は、今後数年間は実用化されない公算が大きい。VLSIリサーチのアナリスト、ダン・ハッチソン氏は「業界ではここから製造までに大きな課題がある」と述べた。

 しかし、IBMは、その取り組みでは製品への道のりに根本的な障壁がないことを示すと見込んでいる。新技術ではハイエンドチップ上のトランジスターの数は数億から20億強にまで増加する。

 カーレ氏は、IBMが半導体試作品の生産でその一部にシリコンゲルマニウムと呼ばれる素材を初めて追加したと述べた。

 注目を集める公算が大きいのはリソグラフィーと呼ばれる技術に関する手法だ。この生産工程では光を用いて回路パターンを半導体ウエハー上に転写する。

 しかし、最新の半導体生産では複数の露出工程が必要となり、1ウエハー当たり処理費は大幅に増加した。

 このためIBMは、極端紫外線(EUV)と呼ばれる新リソグラフィー技術を用いて7ナノメートル半導体を開発した。業界では同技術の開発に20年余りを費やしている。同技術では現行のツールよりもはるかに短い光の波長を利用するため、複数の露出の必要性を回避できる。

 オランダのASMLホールディングがEUVツールを開発しているが、同システムのコストは1億5000万ドルにのぼる可能性がある。他のリソグラフィー装置のコストは5000万ドル前後だ。試作品モデルはニューヨーク州立ポリテクニック・インスティテュート(SUNYポリ)で運用されており、IBMの7ナノメートルの研究もここで行われた。

 難題の一つは現行のEUVツールのウエハー処理速度が従来のツールのそれよりもはるかに遅いこと。VLSIのハッチソン氏は、IBMの半導体試作品はこの点で進化の兆しだと述べた。

 一方、インテルはリスクヘッジしているもようだ。同社の製造技術を支えるシニアフェローのマーク・ボア氏は最近、インテルが7ナノメートルの半導体の製造においてEUVにシフトしなくても採算性を得ることに自信を示した。
一方、同社は7ナノメートル開発の他の詳細は明らかにしていない。広報担当者はIBMの発表に関してコメントしていない。

続きはソースで

引用元: 【半導体】IBM、7ナノメートルプロセスの極小半導体を試作 一部にシリコンゲルマニウムを追加

IBM、7ナノメートルプロセスの極小半導体を試作 一部にシリコンゲルマニウムを追加の続きを読む

    このエントリーをはてなブックマークに追加 mixiチェック
1: 2014/12/19(金) 03:51:08.94 ID:???.net
掲載日:2014年12月18日

産業技術総合研究所(産総研)は12月16日、LSIの3D積層技術の実現に向けて、新たな多結晶膜形成技術を開発し、N型多結晶ゲルマニウム(Ge)トランジスタの性能を大幅に改善したと発表した。

同成果は、同所 ナノエレクトロニクス研究部門 新材料・機能インテグレーショングループの森貴洋研究員らによるもの。詳細は、12月15~17日に米国サンフランシスコで開催される国際会議「2014 International Electron Devices Meeting(IEDM2014)」にて発表される。

多結晶Geは、広く用いられている多結晶シリコン(Si)に比べ、より低温(500℃以下)で形成できる。そのため、熱的ダメージを与えずに集積回路上にCMOS回路を直接積層でき、3D-LSIの要素技術として有望である。さらに、Ge中の電子や正孔の移動度はSiよりも高いため、高速動作や低電圧動作が期待される。

一方で、集積回路動作にはN型とP型のトランジスタが必要で、多結晶GeのP型トランジスタではすでに通常の単結晶Siトランジスタに迫る十分な性能が得られている。しかし、N型トランジスタの電流駆動力は通常のSiトランジスタよりも1桁以上低いという問題があった。
今回開発した技術では、電流駆動力を従来の約10倍に増大できたため、多結晶Ge集積回路の動作速度が実用レベルになると期待され、3D-LSIの実現に貢献することが考えられるとコメントしている。

<画像>
(左)多結晶Geトランジスタを用いた3D-LSIのコンセプト図と(右)今回開発した多結晶Geトランジスタの構造模式図
http://news.mynavi.jp/news/2014/12/18/075/images/001l.jpg

<参照>
産総研:多結晶ゲルマニウムトランジスタの性能を大幅に向上
http://www.aist.go.jp/aist_j/press_release/pr2014/pr20141216/pr20141216.html

<記事掲載元>
http://news.mynavi.jp/news/2014/12/18/075/

引用元: 【半導体】産総研、多結晶ゲルマニウムトランジスタの性能改善に成功

産総研、多結晶ゲルマニウムトランジスタの性能改善に成功の続きを読む
スポンサーリンク

このページのトップヘ