理系にゅーす

理系に関する情報を発信! 理系とあるものの文系理系関係なく気になったものを紹介します!

スポンサーリンク

ムーアの法則

    このエントリーをはてなブックマークに追加 mixiチェック Share on Tumblr Clip to Evernote
1: 2019/07/11(木) 01:11:04.95 ID:CAP_USER
インテルは「ムーアの法則」を終わらせない──新たな“技術リーダー”が考える半導体の未来(記事全文は、ソースをご覧ください。)
https://wired.jp/2019/07/10/intels-new-chip-wizard-plan-bring-back-magic/
2019.07.10 WED 18:30
WIRED
TEXT BY TOM SIMONITE

半導体の集積率が18カ月で2倍になるという「ムーアの法則」の限界が指摘されるなか、その限界論に異を唱えた男がいる。インテルのシリコンエンジニアリング担当上級副社長、ジム・ケラーだ。アップルやテスラの半導体設計を支えてきた業界の大物は、いかに半導体の進化を加速させ、インテルの存在感を再び高めようというのか。

https://wired.jp/wp-content/uploads/2019/07/business_intel_1158822168.jpg
写真:XAKAR/GETTY IMAGES

この6月の最終日、サンフランシスコ一帯をプライドパレードが虹色に埋め尽くした日曜のことだ。インテルは街のシンボルであるコイトタワーのすぐ近くで、ややマニアックとも言える少人数のパーティーを開催していた。

このイヴェントは、過去50年の半導体産業における飛躍的な品質の改善が、どれだけ技術や社会の進歩を加速させてきたかを祝う集まりだった。スタートアップやヴェンチャーキャピタル、大手テック企業から100人以上が参加し、5時間にも及んだ。誰もが半導体をテーマにしたカクテルを飲みながら、いかに砂がシリコンチップへと加工されるかといった会話を交わしていたのである。

そして、まだ“パーティー”は終わっておらず、勢いは持続するのだという主張が飛び交っていた。

「これからも、まだまだ続きますよ」と、イヴェントの共同主催者である半導体業界の大物は語った。発言の主は、インテルのシリコンエンジニアリング担当上級副社長として昨年入社した、ジム・ケラーである。

そしてケラーは、インテルの創業者のひとりであるゴードン・ムーアが54年前に提唱した「半導体の集積率は18カ月で2倍になる」というアイデアに触れ、こう語った。「ムーアの法則の勢いは衰えないのです」

・成長の機会を失ってきたインテル
今回のイヴェントの目的は、半導体産業が過去半世紀に記録したのと同じくらい大きな成長を、低迷する名門企業であるインテルが実現できることを明確に示すためのものだった。

インテルはモバイルデヴァイスの市場でチャンスをつかみ損なった。そしてポケットサイズのガジェットの普及に伴い、かつてインテルの独壇場だったパソコン市場は縮小していった。アップルやテスラの躍進を支えてきた半導体業界の大物であるケラーは、そんな厳しい時期にインテルに加わった。

いまでもインテルは、クラウドコンピューティングを支えるサーヴァー用チップの市場では支配的なシェアを握っている。しかし、最新の2世代のチップ技術の開発では出遅れている。

今年4月にインテルは、5Gのワイヤレス端末向けチップの事業を断念すると発表した。これはモバイル技術の次なる大きな波から5Gから遠ざかることを意味する。さらに、アップルの「iPhone」の一部にインテル製モデムを搭載する取引からも撤退することを明らかにしている。翌月になってインテルは投資家に対し、今後2年にわたって利益幅の縮小が予想されると説明している。

・技術開発でも出遅れ
こうした懸案材料は今回のイヴェントではほとんど語られず、技術の歴史と未来に焦点が当てられた。会場にいたインテルの従業員たちが顕微鏡の横に立っており、参加者たちは微細な最新のトランジスターをレンズ越しに覗き込むことができた。このトランジスターは、電流を1秒間に数十億回もオン/オフできる高性能なものだ。

イヴェントにはケラーに加えて、インテルのチーフアーキテクトであるラジャ・コドゥリや最高技術責任者(CTO)のマイク・メイベリーがスピーカーとして登壇した。コドゥリはアップルで一緒に働いていたころから知っているケラーを、自分がインテルに誘ったのだと語った。

コンピューティングの歴史は、インテルやムーアの法則と密接に結びついてきた。これまでにインテルは何十年もの間、新しい素材や加工技術の発明、そしてトランジスターの微細化によって、性能を2倍にするペースを維持してきた。最近ではこのペースが鈍化しており、インテルとコンピューティングの進化との結びつきに、ほころびが見えている。

続きはソースで

ダウンロード


引用元: 【半導体/集積回路】インテルは「ムーアの法則」を終わらせない──新たな“技術リーダー”が考える半導体の未来[07/11]

インテルは「ムーアの法則」を終わらせない──新たな“技術リーダー”が考える半導体の未来の続きを読む

    このエントリーをはてなブックマークに追加 mixiチェック Share on Tumblr Clip to Evernote
1: 2018/12/03(月) 21:32:39.63 ID:CAP_USER
「ムーアの法則」の限界がささやかれている半導体に代わって、新たに「Metal-Air Transistor(金属-空気トランジスタ)」と呼ばれる技術が開発されています。金属-空気トランジスタが実現することで、ムーアの法則はあと20年間は維持されると言われています。

Metal–Air Transistors: Semiconductor-Free Field-Emission Air-Channel Nanoelectronics - Nano Letters (ACS Publications)
https://pubs.acs.org/doi/10.1021/acs.nanolett.8b02849

New Metal-Air Transistor Replaces Semiconductors - IEEE Spectrum
https://spectrum.ieee.org/nanoclast/semiconductors/devices/new-metalair-transistor-replaces-semiconductors

Intel創業者のゴードン・ムーア氏が提唱した、「半導体集積回路のトランジスタ数は18カ月(のちに2年に修正)ごとに倍増する」という経験則は、半導体産業全体で開発目標とされ、その通りに微細化技術が開発されて半導体の性能が向上してきました。しかし、回線幅が原子レベルに近づく中、ムーアの限界を維持することは困難になり、ムーアの法則は遅くとも2025年に物理的限界に達して実現不可能になるという状態になっています。

そんな中、オーストラリアのRMIT大学の研究者が、金属ベースの空気チャンネルトランジスタ(ACT)を開発しました。ACTは電荷ベースの半導体とは違い、35ナノメートル未満のエアギャップ(空気層)によって分離したソースとドレインそれぞれの対面式金属ゲートを使うことで、基板から垂直方向にトランジスタネットワークを構築する技術だとのこと。エアギャップは空気中の電子の平均自由行程よりも小さいので、電子は飛散することなく室温中で空気中を移動することができます。

続きはソースで

https://i.gzn.jp/img/2018/12/03/metal-air-transistor/a02_m.jpg

GIGAZINE
https://gigazine.net/news/20181203-metal-air-transistor/
ダウンロード


引用元: 【半導体】ムーアの法則の限界を突破する「金属-空気トランジスタ」が半導体を置き換える可能性[12/03]

【半導体】ムーアの法則の限界を突破する「金属-空気トランジスタ」が半導体を置き換える可能性の続きを読む

    このエントリーをはてなブックマークに追加 mixiチェック Share on Tumblr Clip to Evernote
1: 2018/02/05(月) 02:27:20.70 ID:CAP_USER
「0と1」の状態を同時に持つことができる量子の特性をいかすことで極めて速い処理能力を実現するとされる量子コンピューターは、夢のコンピューターとも呼ばれて実用化が大きく期待されています。
実現すれば、現代の既存のコンピューターとは比べものにならないほどの高い処理能力を持つといわれる量子コンピューターですが、実はその実用化にはまだ大きな壁が立ちはだかっているとのこと。
その実態について科学・コンピューター技術専門メディアのQuanta Magazineがまとめています。

The Era of Quantum Computing Is Here. Outlook: Cloudy | Quanta Magazine
https://www.quantamagazine.org/the-era-of-quantum-computing-is-here-outlook-cloudy-20180124/

1980年代にその概念が提唱され、1990年代には理論的に実証が可能なことが報告されていた量子コンピューターは、実現すれば既存のコンピューターとは比べものにならないほど速い処理速度を実現すると期待されています。
従来のコンピューターは、膨大な数の「0」と「1」からなるデジタルデータを超高速で処理することでさまざまな機能を実現しているのですが、2015年以降は半導体チップの進化を示してきた「ムーアの法則」の限界が叫ばれるようになり、いよいよ技術の限界点に差し掛かろうとしているともいわれています。

そんな状況を打破し、次世代のコンピューターとして大きく注目を集めているのが量子コンピューターです。

量子コンピューターは量子が持つ「0と1が同時に存在する」という特性をいかすことで、まさに「次元の違う」レベルの処理速度を実現することが可能であるといわれています。
従来型のコンピューターの場合、処理を行うプロセッサの数と処理能力の関係は、基本的に単比例によって増加します。
一方、量子コンピューターはその能力が指数関数的に増加することが理論的に証明されていることからも、次世代の技術を可能にするブレークスルーとして期待が寄せられています。
科学誌「Neture」は2017年1月に量子コンピューターは2017年に「研究」から「開発」の段階に移行すると発表しており、実際にIBMは2017年3月にクラウドベースで誰もが量子コンピューティングを使ってみることが可能な商業サービス「IBM Q」を発表するなど、量子コンピューター界隈ではにわかにさまざまな動きが起こり始めています。

しかしQuanta Magazineによると、その実現に向けた道のりは広く考えられているほど楽観的ではないとのこと。
最先端のコンピューター技術としてもてはやされている量子コンピューターですが、その実現にはまだまだ高い壁が立ちはだかっているといいます。

「0と1が同時に存在すること」を利用して計算を行う量子コンピューターは、「量子重ね合わせ」と「量子もつれ」の効果を利用することで「超並列」と呼ばれる処理を実現します。
この、「0と1の状態が同時に存在する」という情報の単位は量子ビットと呼ばれ、量子コンピューターを実現する上で最も基本的な事柄の一つです。

続きはソースで

関連ソース画像
https://i.gzn.jp/img/2018/02/04/quantum-computing/32390815144_f14b33ee0f_z.jpg

GIGAZINE
http://gigazine.net/news/20180204-quantum-computing/
ダウンロード (1)


引用元: 【テクノロジー】「夢のコンピューター」と呼ばれる量子コンピューター実用化の前に立ちはだかる大きな壁とは?[02/04]

「夢のコンピューター」と呼ばれる量子コンピューター実用化の前に立ちはだかる大きな壁とは?の続きを読む

    このエントリーをはてなブックマークに追加 mixiチェック Share on Tumblr Clip to Evernote
1: 2017/08/31(木) 23:11:15.52 ID:CAP_USER9
http://jp.mobile.reuters.com/article/technologyNews/idJPKCN1BB16M

[東京 31日 ロイター] - 次世代コンピューターの開発競争が過熱している。米IBM(IBM.N)などが本命とされる量子コンピューターの開発競争でリードする一方、NTT(9432.T)など日本勢は「組み合わせ最適化問題」の解決に特化したコンピューターで一足先の実用化を目指している。

だが、将来の産業社会で主導権を握るには「本命」の開発は避けて通れない。危機感を持つ文部科学省は来年度予算の概算要求に光・量子技術の推進費として32億円を盛り込んだが、欧米に比べ1ケタ少なく、研究者の間からは予算の格差を危惧する声も聞かれる。

<限界打破の決め手>

「半導体の集積密度は、18カ月で2倍になる」というコンピューターの性能向上を支えてきたムーアの法則。だが、半導体の微細化は限界に近づき、最近ではその終えんもささやかれるようになってきた。

この状況を打破する決め手として注目されているのが、量子コンピューターだ。

従来のコンピューターでは、0か1のいずれかの値をとるが、量子コンピューターは0でもあり、1でもあるという量子力学の「重ね合わせ」という概念を利用するため、複数の計算を同時にできるのが特徴だ。

基本単位は「量子ビット」と呼ばれ、量子ビットの数をnとすると、最大で「2のn乗」通りの計算を同時に行える。

続きはソースで

2017年 8月 31日 7:23 PM JST
ダウンロード


引用元: 【技術】量子コンピューター、来年度予算に32億円 米国先行に危機感 [無断転載禁止]©2ch.net

量子コンピューター、来年度予算に32億円 米国先行に危機感の続きを読む

    このエントリーをはてなブックマークに追加 mixiチェック Share on Tumblr Clip to Evernote
1: 2015/07/10(金) 17:29:58.34 ID:???.net
IBM、7ナノメートルの極小半導体を試作
http://jp.wsj.com/articles/SB11807971170009143901604581099352600757440

ダウンロード (1)


革新のペースを維持しようとする半導体メーカーは、最近ではコスト問題に直面している。しかし、IBMの研究員は、競争相手に差を付ける画期的な成果を達成した。

 IBMは9日、7ナノメートル(ナノは十億分の一)の生産プロセスを用いた半導体試作品の開発について明らかにした。現在市場で販売される14ナノメートルの半導体よりも大幅に小型化した半導体で、微細化をめぐる競争でライバルに先行する構えだ。

 アナリストは、IBMの半導体試作品が待望の新生産ツールで製造されたものだが、新技術の大量生産への適用を保証するものではないと述べた。だが、今回の進展は、IBMやその製造パートナーにとって、インテルなどライバルに圧力をかける効果があるほか、業界が引き続きチップの高速化やストレージ容量の増大、省電力化などの障壁を、半導体の進化のために克服できることを示すものとなる。

 エンビジョニアリング・グループのアナリスト、リチャード・ドーティー氏は「カンフル剤を必要とする業界に自信をもたらす動きだ」と述べた。

 業界各社は、インテルの共同創業者ゴードン・ムーア氏が50年前に提唱した競争上の長期的傾向の予測「ムーアの法則(半導体の集積密度は18カ月で倍増する)」の下、トランジスターやその他の超小型部品のさらなる微細化をめぐって競争している。
現在大量生産されている半導体は14ナノメートルの生産プロセスを用いているが、こうしたプロセスはほぼ一定間隔で微細化されており、メーカーに半導体の性能向上やコスト削減をもたらしている。

 しかし、ムーアの法則に沿って前進することは、サイズが小さくなるにつれて困難さを増している。最新の生産工程への移行ではトランジスターの生産コストを削減できなかったメーカーもある。

 着実に2年ごとに新生産技術を投入してきたことで知られるインテルでさえも、14ナノメートルの生産プロセスを完成させるまでには6カ月の遅れが生じた。現在インテルは10ナノメートルの技術に取り組んでおり、アナリストはこれが16年に登場すると見込んでいる。

 これまでは旧工場で22ナノメートルの半導体を生産してきたIBMだが、今回7ナノメートルの工程を用いた半導体試作品を製造できたという。同社の半導体技術研究担当副社長、ムケシュ・カーレ氏は、この取り組みについて「偉大なチャレンジでの画期的な成果」と位置付けた。

 7ナノメートルのプロセスを用いた半導体は、今後数年間は実用化されない公算が大きい。VLSIリサーチのアナリスト、ダン・ハッチソン氏は「業界ではここから製造までに大きな課題がある」と述べた。

 しかし、IBMは、その取り組みでは製品への道のりに根本的な障壁がないことを示すと見込んでいる。新技術ではハイエンドチップ上のトランジスターの数は数億から20億強にまで増加する。

 カーレ氏は、IBMが半導体試作品の生産でその一部にシリコンゲルマニウムと呼ばれる素材を初めて追加したと述べた。

 注目を集める公算が大きいのはリソグラフィーと呼ばれる技術に関する手法だ。この生産工程では光を用いて回路パターンを半導体ウエハー上に転写する。

 しかし、最新の半導体生産では複数の露出工程が必要となり、1ウエハー当たり処理費は大幅に増加した。

 このためIBMは、極端紫外線(EUV)と呼ばれる新リソグラフィー技術を用いて7ナノメートル半導体を開発した。業界では同技術の開発に20年余りを費やしている。同技術では現行のツールよりもはるかに短い光の波長を利用するため、複数の露出の必要性を回避できる。

 オランダのASMLホールディングがEUVツールを開発しているが、同システムのコストは1億5000万ドルにのぼる可能性がある。他のリソグラフィー装置のコストは5000万ドル前後だ。試作品モデルはニューヨーク州立ポリテクニック・インスティテュート(SUNYポリ)で運用されており、IBMの7ナノメートルの研究もここで行われた。

 難題の一つは現行のEUVツールのウエハー処理速度が従来のツールのそれよりもはるかに遅いこと。VLSIのハッチソン氏は、IBMの半導体試作品はこの点で進化の兆しだと述べた。

 一方、インテルはリスクヘッジしているもようだ。同社の製造技術を支えるシニアフェローのマーク・ボア氏は最近、インテルが7ナノメートルの半導体の製造においてEUVにシフトしなくても採算性を得ることに自信を示した。
一方、同社は7ナノメートル開発の他の詳細は明らかにしていない。広報担当者はIBMの発表に関してコメントしていない。

続きはソースで

引用元: 【半導体】IBM、7ナノメートルプロセスの極小半導体を試作 一部にシリコンゲルマニウムを追加

IBM、7ナノメートルプロセスの極小半導体を試作 一部にシリコンゲルマニウムを追加の続きを読む

    このエントリーをはてなブックマークに追加 mixiチェック Share on Tumblr Clip to Evernote
1: 2014/12/11(木) 00:18:25.35 ID:???0.net
ムーアの法則をできる限り進める――TSMCが7nmプロセス向けにEUV装置を発注TSMCが、ASMLにEUV(極端紫外線)露光装置2台を発注していたことが明らかになった。
TSMCは、EUVリソグラフィによって7nmプロセスの実現を目指すとみられている。2015年末には7nmプロセスを適用したチップのリスク生産が開始される可能性がある。
http://eetimes.jp/ee/articles/1412/10/news081.html

 欧州最大手の半導体製造装置メーカーであるASMLは、TSMCからEUV(極端紫外線)露光装置2台を受注し、2015年に納入予定であることを明らかにした。TSMCは、現在のプロセス技術開発の限界を超えて、7nmプロセスの実現を目指していくようだ。

 ASMLでエグゼクティブバイスプレジデントを務めるFrits van Hout氏は、TSMCが2014年12月4日に開催したイベント
「第14回サプライチェーンマネジメントフォーラム(Suppy Chain Management Forum)」においてインタビューに応じ、「EUV露光装置は、10nmプロセス技術向けの装置である。TSMCは、7nmプロセスでの製造実現に向けて準備を進める上で、EUV露光装置を利用するつもりだろう」と述べた。

 TSMCの広報担当者であるElizabeth Sun氏は、この件についてコメントを拒否している。

 EUV技術への移行は、次世代リソグラフィ装置に対するこれまでの考え方が変化しつつあることを示唆しているのではないだろうか。
以前の予測では、半導体メーカー各社が10nmプロセスチップの製造に用いるのは、開発が大幅に遅れていたEUV装置ではなく、従来型の液浸リソグラフィ装置だと考えられていた。

続きはソースで

引用元: 【半導体】ムーアの法則をできる限り進める――TSMCが7nmプロセス向けにEUV装置を発注

ムーアの法則をできる限り進める――TSMCが7nmプロセス向けにEUV装置を発注の続きを読む
スポンサーリンク

このページのトップヘ