理系にゅーす

理系に関する情報を発信! 理系とあるものの文系理系関係なく気になったものを紹介します!

素子

    このエントリーをはてなブックマークに追加 mixiチェック
1: 2016/02/01(月) 18:03:23.85 ID:CAP_USER.net
【プレスリリース】質量ゼロのディラック電子の流れを制御できる新しい磁石を発見-超高速スピントロニクス応用への新機軸- - 日本の研究.com
https://research-er.jp/articles/view/42941


発表のポイント:

•質量のないディラック電子(注 1)を有した、電気伝導性を磁場で大幅に制御できる新しい磁石(磁性体)を発見しました。
•磁石の性質を変化させ、ディラック電子層間の電気抵抗(二次元的な閉じ込め度合い)を 10倍以上増強させることにより、三次元のバルク固体(多積層物質)中にもかかわらず、二次元的電子状態に起因する半整数量子ホール効果(注 2)を実証しました。(図 1)
•本研究結果は、ディラック電子の磁気的制御法を確立するための重要な指針を与えるものであり、今後は従来にない超高速スピントロニクス素子を使用した超高速かつ省エネ動作が可能な磁気デバイス(ハードディスクのヘッドや磁気抵抗メモリ MRAM など)等への応用が期待されます。


発表概要:

 固体中の電子の運動が質量のない粒子として記述できるディラック電子系物質は、黒鉛の単原子層(グラフェン)を筆頭に、極めて高い移動度を持つため、次世代エレクトロニクスへの応用が期待されています。

 今回、大阪大学大学院理学研究科 酒井英明准教授(研究開始時:東京大学大学院工学系研究科助教)、
東京大学大学院工学系研究科 石渡晋太郎准教授(JST さきがけ研究者兼任)、同研究科 増田英俊大学院生らの研究グループは、ディラック電子を有するビスマス(原子番号 83 の元素)の二次元層とユーロピウム(原子番号 63 の元素)等からなる磁性ブロック層が積層した磁性体の合成(図 1)に成功し、東京大学物性研究所 徳永将史准教授、東京大学大学院工学系研究科 山崎裕一特任講師(理化学研究所創発物性科学研究センター ユニットリーダ兼任)、東北大学金属材料研究所 塚﨑敦教授らと共同で、ディラック電子の超高速伝導が磁気状態に依存して劇的に変化することを発見しました。
さらにこの効果を利用して、ディラック電子を電気伝導層であるビスマス層(二次元層)内に強く閉じ込めることにより、ディラック電子層が積層したバルクの磁性体において初めて、ホール抵抗値が離散的となる半整数量子ホール効果を実現しました。

 本研究成果は、ディラック電子の強相関量子伝導現象という新規学術分野の開拓だけでなく、
超高速で省エネルギーなエレクトロニクスへの基礎となる超高速スピントロニクス実現に向けた新機軸になると期待されます。

 本研究成果は、Science Advances 誌(日本時間 1 月 30 日午前 4 時)に掲載されます。

続きはソースで

ダウンロード (4)
 

引用元: 【材料科学/量子力学】質量ゼロのディラック電子の流れを制御できる新しい磁石を発見 超高速スピントロニクス応用への新機軸

質量ゼロのディラック電子の流れを制御できる新しい磁石を発見 超高速スピントロニクス応用への新機軸の続きを読む

    このエントリーをはてなブックマークに追加 mixiチェック
1: 2016/01/11(月) 08:51:50.47 ID:CAP_USER.net
【プレスリリース】1次元での電子の振る舞いを固体表面で実証 - 日本の研究.com


本研究成果のポイント

・半導体表面に1次元ナノ金属※1 を作製し、朝永・ラッティンジャー液体(TLL)※2 と呼ばれる1次元系特有の電子状態が実現していることを発見

・これまで、固体表面でのTLLの作製例はほとんどなく、その電子状態の観測範囲(エネルギー・運動量)も限られていた

・次世代の半導体素子における極度に微細化したナノ金属配線の性質予測など、1次元ナノ金属特有の電子物性の解明に役立つと期待


概要

大阪大学大学院生命機能研究科の大坪嘉之助教、木村真一教授、自然科学研究機構分子科学研究所の田中清尚准教授、Synchrotron SOLEIL(仏)のAmina Taleb(アミナ・タレブ)博士らの研究グループは、半導体の結晶表面に作製した1次元ナノ金属において、朝永・ラッティンジャー液体と呼ばれる1次元系特有の電子の状態・動きを初めて観測しました。
 
この研究は、例えば次世代の半導体素子における極度に微細化したナノ金属配線に現れる電子の性質の予測など、これまでよく知られていなかった1次元ナノ金属特有の電子物性の解明に役立つと考えられます。
本研究成果は12月3日(木)(米国東部時間)に米国物理学会(APS)「Physical Review Letters」(オンライン版)で公開されました。

続きはソースで

 
ダウンロード (3)

引用元: ・【物性物理学】1次元での電子の振る舞いを固体表面で実証 朝永・ラッティンジャー液体が実現していることを発見

1次元での電子の振る舞いを固体表面で実証 朝永・ラッティンジャー液体が実現していることを発見の続きを読む

    このエントリーをはてなブックマークに追加 mixiチェック
1: 2015/12/23(水) 21:46:25.57 ID:CAP_USER.net
日経プレスリリース
http://release.nikkei.co.jp/detail.cfm?relID=403413&lindID=5


1.発表者:
 有馬孝尚(東京大学大学院新領域創成科学研究科物質系専攻 教授)
 松田康弘(東京大学物性研究所 准教授)
 豊田新悟(東京大学大学院新領域創成科学研究科物質系専攻博士後期課程2年)


2.発表のポイント:
 ◆メタホウ酸銅(注1)という物質が、ある方向に進む赤外光に対して透明なのに対して、逆方向に進む同じ波長の光に対して不透明であるという現象を発見した。
 ◆これまで、いかなる物質でも、このような一方向透明現象が観測された例はなかった。
 ◆今回発見された一方向透明現象は低温強磁場下での現象であるが、今後、室温で実現すれば、光学素子への応用が期待される。


3.発表概要:
 東京大学大学院新領域創成科学研究科の豊田新悟大学院生らは、東京大学物性研究所、東北大学金属材料研究所と共同で、メタホウ酸銅という青色の結晶が、ある向きに進む赤外光に対して透明なのに対して、逆向きに進む同じ波長の光に対して不透明であることを発見しました。

 通常、ある波長をもった光が物質中のある向きに透過できれば、逆向きにも透過することができます。より一般的には、一つの物質中を互いに逆向きに進む同じ波長の一対の光は同じ割合だけ吸収されます。しかし、近年、この一対の光の吸収に差が生じる場合が見いだされました。これを方向二色性と呼びます。これまで発見された中ではメタホウ酸銅の方向二色性が最も大きく、一対の光の吸収の強さの比が最大で3倍でした。これを無限大にしたものが一方向透明現象です(図)。本研究グループは、強い磁場のもとで一方向透明現象が生じることを理論的に予測し、東京大学物性研究所附属国際超強磁場科学研究施設との共同研究の結果、観測に成功しました。

 本研究成果により発見した一方向透明現象は、低温強磁場下という極端な条件下で生じることから、このまま応用にはつながりません。しかし、今後の研究の進展によって、光を一方向だけに透過させるマジックフィルターなどの光学素子を可能にする技術となることが期待されます。

続きはソースで

ダウンロード (2)


引用元: 【材料科学】東大、一方向透明現象を発見

東大、一方向透明現象を発見の続きを読む

    このエントリーをはてなブックマークに追加 mixiチェック
1: 2015/12/17(木) 22:09:07.24 ID:CAP_USER.net
産総研:不揮発磁気メモリー(STT-MRAM)の記憶安定性を2倍に向上
http://www.aist.go.jp/aist_j/press_release/pr2015/pr20151217/pr20151217.html


ポイント

•極薄コバルト層の開発により記憶安定性を2倍に向上
• 記憶素子の低素子抵抗特性を併せ持つ垂直磁化トンネル接合を実現
•20ナノメートル以下世代の大容量STT-MRAM開発を加速


概要

 国立研究開発法人 産業技術総合研究所【理事長 中鉢 良治】(以下「産総研」という)スピントロニクス研究センター【研究センター長 湯浅 新治】金属スピントロニクスチーム薬師寺 啓 研究チーム長は、次世代のメモリーデバイスであるスピントルク書込型磁気ランダムアクセスメモリー(STT-MRAM)に用いられる垂直磁化トンネル磁気抵抗(TMR)素子の記憶安定性を従来の2倍に向上させた。

 垂直磁化TMR素子は、情報記憶を行う「記憶層」と、記憶層情報の判定基準である「参照層」により構成され、記憶層には記憶した情報を失わない強固さ(記憶安定性)が求められる。今回開発した垂直磁化TMR素子では、イリジウム層と極めて薄いコバルト層からなる界面構造を記憶層の一部に用いて、記憶安定性を従来の2倍に向上させた。
従来の半導体メモリー(DRAM)を代替するには、20ナノメートル(nm)以下の素子サイズが必要とされるが、今回の成果により、素子サイズ19 nmの超高集積化STT-MRAMの実現が見込まれ、データストレージやモバイルデバイスといった製品化への応用が期待される。

 なお、この成果は、近くApplied Physics Expressのオンライン版へ掲載される。

続きはソースで

ダウンロード (3)
 


引用元: 【技術】不揮発磁気メモリー(STT-MRAM)の記憶安定性を2倍に向上 大容量STT-MRAMの実用化開発を加速

不揮発磁気メモリー(STT-MRAM)の記憶安定性を2倍に向上 大容量STT-MRAMの実用化開発を加速の続きを読む

    このエントリーをはてなブックマークに追加 mixiチェック
1: 2015/12/07(月) 12:48:00.92 ID:CAP_USER.net
産総研:半導体チップの偽造を防ぐ素子や回路を開発
http://www.aist.go.jp/aist_j/press_release/pr2015/pr20151207/pr20151207.html

ダウンロード


ポイント

•半導体ICチップの認証を行うための「指紋」を発生させる素子・回路技術を開発
• 従来の類似技術に比べて3倍以上安定な認証機能を実現
•チップの偽造や、IoTにおける機器の成りすましを防止する技術として期待


概要

 国立研究開発法人 産業技術総合研究所【理事長 中鉢 良治】(以下「産総研」という)ナノエレクトロニクス研究部門【研究部門長 安田 哲二】ナノCMOS集積グループ大内 真一 主任研究員、柳 永勛 上級主任研究員、松川 貴 研究グループ長、エレクトロインフォマティクスグループ 堀 洋平 主任研究員は、半導体ICチップの偽造を防ぐ「ICの指紋」を低コスト、高信頼性、コンパクトに実現できる素子とそれを用いた回路技術を開発した。

 ここでいう「ICの指紋」技術とは、人間の指紋が個人の識別に使えるように、ICチップ作製時に自然に発生するばらつきを利用し、複製できない素子・回路によって、チップに固有の番号を発生させる技術のことである。チップ作製直後にこの固有番号を秘密鍵として安全な場所に保存し、認証に用いれば、不正なリサイクルチップや偽造チップによる事故や不正アクセスを防止できる。

今回、多結晶シリコンFinFETを用いて「ICの指紋」を発生させる回路をICチップ自体の中に形成する技術を開発した。通常のIC用トランジスタを用いる場合に比べて3倍以上の動作安定性で固有番号を発生できるため、コンパクトな回路でより確実にチップの真贋判定・認証ができる。また、通常の素子からなるICチップの回路と多結晶シリコン素子の「指紋」発生回路を同時に作れるため、従来よりも低コスト化できる。将来的には、IoTなどで機器の成りすましを防止する技術としても期待される。

 なお、この技術の詳細は、12月9日(米国現地時間)に「国際電子デバイス会議」(2015 International Electron Devices Meeting;IEDM、ワシントンD.C.)にて発表される。

続きはソースで

引用元: 【技術】半導体チップの偽造を防ぐ素子や回路を開発 「ICの指紋」を3倍以上の安定性で発生

半導体チップの偽造を防ぐ素子や回路を開発 「ICの指紋」を3倍以上の安定性で発生の続きを読む

    このエントリーをはてなブックマークに追加 mixiチェック
1: 2015/12/10(木) 21:59:34.44 ID:CAP_USER.net
共同発表:電圧書込み方式不揮発性メモリーの安定動作の実証と書込みエラー率評価~超低消費電力の電圧書込み型磁気メモリー「電圧トルクMRAM」の実現に道筋~
http://www.jst.go.jp/pr/announce/20151210/index.html


ポイント
不揮発性メモリーMRAMの新しい書込み方式「電圧書込み」の安定動作を実証。
実用上重要な書込みエラー率の評価法を開発、実用化に必要なエラー率実現に道筋。
電圧書込み型の不揮発性メモリーによる情報機器の超低消費電力化の可能性。


国立研究開発法人 産業技術総合研究所【理事長 中鉢 良治】(以下「産総研」という)スピントロニクス研究センター【研究センター長 湯浅 新治】
電圧スピントロニクスチーム 塩田 陽一 研究員は、電圧を用いた磁気メモリー書込みの安定動作を実証し、実用化に必要な書込みエラー率注1)を実現する
道筋を明らかにした。

非常に薄い金属磁石層(記録層)をもつ磁気トンネル接合素子(MTJ素子)注2)にナノ秒程度の極短い時間電圧パルスをかけると、磁化反転注3)を誘起できる。これを利用すると磁気メモリーへの情報の書込みができる。今回、この電圧書込み方式の安定動作を実証し、また書込みエラー率の評価法を開発して、エラー率を4×10-3と評価した。

さらに、実験結果を再現できる計算機シミュレーションを用いて、磁気摩擦定数注4)の低減と熱じょう乱耐性Δ注5)の向上、あるいは書込み後のベリファイ注1)の実行により、メモリー用途に求められる10-10~10-15というエラー率を実現できる可能性があることを示した(下図(b))。電圧書込み方式は電流が不要なので消費電力が非常に小さくなる。今回の成果により、超低消費電力の電圧書込み型不揮発性メモリー注6)「電圧トルクMRAM注7)」の研究開発の加速が期待される。

この成果の詳細は、2015年12月10日に日本の科学誌Applied Physics Expressのオンライン速報版に掲載される。

続きはソースで

ダウンロード
 

引用元: 【技術】電圧書込み方式不揮発性メモリーの安定動作の実証と書込みエラー率評価 超低消費電力の電圧書込み型磁気メモリーの実現に道筋

電圧書込み方式不揮発性メモリーの安定動作の実証と書込みエラー率評価 超低消費電力の電圧書込み型磁気メモリーの実現に道筋の続きを読む

このページのトップヘ