NECは、「SX-ACE」に続く新スパコン「SX-Aurora TSUBASA」を2017年10月25日より発売している。しかし、中小型の「A100シリーズ」ならびに「A300シリーズ」の提供時期は2018年2月以降、大型の「A500シリーズ」に至っては2018年の7～9月とされており、現在、やっと手に入るようになったという時期で、最新型のスパコンという位置づけである。

なお、NECのプレスリリースやWebを探してみたが、この原稿の執筆時点では、顧客に出荷されたという記述は見つからなかった。

これまで、SCなどの学会での発表は開発を率いた百瀬慎太郎氏が行なわれることが多かった。しかし、このHot Chipsでの発表スライドには百瀬氏の名前も書かれていたものの実際に登壇されることはなく、もう一人の発表者として名前が挙がっていた山田洋平氏が発表を行った。

■PCIeカードに搭載されたスパコン

SX-ACEまでのこれまでのNECのSXスパコンは、ベクタエンジン(VE)と同じチップに集積されたスカラプロセサでNEC製のOSを動かしていた。

続きはソースで

https://news.mynavi.jp/article/nec_aurora_tsubasa-1/images/002.jpg
https://news.mynavi.jp/article/nec_aurora_tsubasa-1/images/003.jpg
https://news.mynavi.jp/article/nec_aurora_tsubasa-1/

http://eetimes.jp/ee/articles/1706/05/news053.html

台湾・台北で開催された「COMPUTEX TAIPEI 2017」で、NVIDIAのCEOであるJensen Huang氏は、「ムーアの法則は終わった。マイクロプロセッサはもはや、かつてのようなレベルでの微細化は不可能だ」と、ムーアの法則の限界について言及した。
[Alan Patterson，EE Times]
2017年06月05日 11時30分 更新

「ムーアの法則は終わった」

　「ムーアの法則は終わった」。NVIDIAのCEO（最高経営責任者）を務めるJensen Huang氏は、アカデミック界で長年ささやかれてきた説について、大手半導体企業として恐らく初めて言及した。

　ムーアの法則は、Intelの共同設立者であるゴードン・ムーア氏が1965年に、「トランジスタの微細化は非常に速く進み、集積度は毎年倍増していく」と提唱したことから生まれた。ただし、微細化の速度は1975年に、「2年ごとに2倍になる」と変更された。

　Huang氏は、台湾・台北で開催された「COMPUTEX TAIPEI 2017」（2017年5月30日～6月3日）で、報道陣やアナリストに向けて、「スーパースカラーによるパイプラインの段数増加や投機的実行といったアーキテクチャの進化によって、ムーアの法則のペースは維持されてきた。だが現在は、そのペースが鈍化している」と語った。

　同氏は、「マイクロプロセッサはもはや、かつてのようなレベルでの微細化は不可能だ。半導体物理学では『デナード則』をこれ以上継続することはできない」と明言した。

http://image.itmedia.co.jp/ee/articles/1706/05/mm170605_moore.jpg

続きはソースで

【翻訳：滝本麻貴、編集：EE Times Japan】
原文へのリンク　http://www.eetimes.com/document.asp?doc_id=1331836&

3次元集積化グラフェントランジスタの動作に成功-従... | プレスリリース | 東北大学 -TOHOKU UNIVERSITY-
http://www.tohoku.ac.jp/japanese/2016/10/press20161012-01.html
http://www.tohoku.ac.jp/japanese/newimg/pressimg/tohokuuniv-press20161012_01.jpg
http://www.tohoku.ac.jp/japanese/newimg/pressimg/tohokuuniv-press20161012_01web.pdf


東北大学大学院理学研究科・原子分子材料科学高等研究機構（WPI-AIMR）の田邉洋一助教、谷垣勝己教授と陳明偉教授は、高橋隆教授、阿尻雅文教授、伊藤良一准教授、菅原克明助教、北條大介助教、越野幹人准教授、東京大学理学系研究科の青木秀夫教授らと協力して3次元ナノ多孔質グラフェンを用いたグラフェントランジスタの3次元集積化に成功しました。
　
炭素原子一層からなる2次元シートであるグラフェンは優れたトランジスタ性能を示しますが、実用的な性能を得るには何千枚ものグラフェンを集積化し実用レベルまで性能を向上させる必要がありました。今回開発した厚みがあり多孔質を持つ3次元グラフェンをトランジスタに用いることで、集積してない2次元グラフェントランジスタの最大1000倍の電気容量を達成しました。
　
近年、携帯情報端末の普及や小型化・高性能化に伴い、省電力で軽量かつ高性能なデバイスの開発が求められています。

続きはソースで

◆2021年、ムーアの法則が崩れる？

「集積回路の実装密度は18カ月ごとに2倍になる」。
このムーアの法則は、1965年にインテル共同創業者のゴードン・ムーア氏が唱えた。

経験則だが、集積回路（半導体）の歴史はこの法則を、回路上のトランジスタやリード線といった素子を微細化することで実現してきた。
時間とともに技術は進歩し集積回路は高密度化し、それが結果として高性能化、高速化と低価格化を伴う。

18カ月で2倍、つまり3年ごとに4倍の容量のメモリチップが登場する。
15年で1024倍になり、たとえば同じ価格のメモリモジュールが1Mバイトから1Gバイトになる。

18カ月というサイクルは、厳密に言えば近年は崩れているが、驚異的なペースでの集積回路の高密度化は続いている。
集積回路が誕生したころから、我々はそれが当たり前だと思ってきた。

しかしこの法則は、2021年、つまりあと5年で崩れるという。
米国半導体工業会（SIA）が出した「2015年の半導体国際ロードマップ」と題するレポートで予測されている。

目に見える大きさから始まった集積回路は2016年現在、10nm（ナノメートル）プロセス、つまり素子1個の幅が1億分の1メートルという精密さで作られている。
これが2020年には半分の5nmプロセスになるという予測もあるが、物質を無限に分割することはできず、いずれ原子の大きさという壁にぶつかる。

トランジスタは、原子の格子構造によって電流（電子）を制御する。
5nm付近になると原子1個（およそ0.1nm）の大きさが影響を与えてくる。

回路を流れる電流、つまり移動する電子も、リード線の幅に対する抵抗や、物理学上の不確定性原理や、その他さまざまな理由から影響を受け、電子回路が実現できなくなる。
集積回路が原子や素粒子からできていることを考えれば、いつかは来る限界だとわかっていたが、ついにその限界が2021年に訪れるというわけだ。

では、どうなるのだろうか。
これまで何度も、ムーアの法則は物理的な限界を迎えたと考えられてきたが、そのたびに技術革新によって乗り越えられてきた。
だが今度の限界は、回避できそうにない。

ここで、発想を転換すれば解決できるのではないか。
回路を微細化しなくても、要するにシリコンウエハー上の同じ面積に、より多くの回路を詰め込めればいい。

具体的には、3次元方向に回路を展開する。積み重ねた薄膜上にそれぞれ回路を作り、相互に接続するなど、さまざまな3次元回路の製造法が模索されている。
発熱やコストの問題があるが、それも技術革新が解決するだろう。

こうして、2021年以後も見かけ上はムーアの法則が継続することになるかもしれない。
だが3次元回路にも、いずれ限界はやってくる。
そのときは、なにが待っているのだろうか――。

解説図：ムーアの法則の一例を示すグラフ（Wikipediaより）
http://amd.c.yimg.jp/amd/20160816-00000031-zdn_n-000-0-view.jpg

ITmedia ニュース　2016年8月16日(火)11時44分
http://headlines.yahoo.co.jp/hl?a=20160816-00000031-zdn_n-sci