理系にゅーす

理系に関する情報を発信! 理系とあるものの文系理系関係なく気になったものを紹介します!

スポンサーリンク

集積回路

    このエントリーをはてなブックマークに追加 mixiチェック
1: 2018/12/03(月) 21:32:39.63 ID:CAP_USER
「ムーアの法則」の限界がささやかれている半導体に代わって、新たに「Metal-Air Transistor(金属-空気トランジスタ)」と呼ばれる技術が開発されています。金属-空気トランジスタが実現することで、ムーアの法則はあと20年間は維持されると言われています。

Metal–Air Transistors: Semiconductor-Free Field-Emission Air-Channel Nanoelectronics - Nano Letters (ACS Publications)
https://pubs.acs.org/doi/10.1021/acs.nanolett.8b02849

New Metal-Air Transistor Replaces Semiconductors - IEEE Spectrum
https://spectrum.ieee.org/nanoclast/semiconductors/devices/new-metalair-transistor-replaces-semiconductors

Intel創業者のゴードン・ムーア氏が提唱した、「半導体集積回路のトランジスタ数は18カ月(のちに2年に修正)ごとに倍増する」という経験則は、半導体産業全体で開発目標とされ、その通りに微細化技術が開発されて半導体の性能が向上してきました。しかし、回線幅が原子レベルに近づく中、ムーアの限界を維持することは困難になり、ムーアの法則は遅くとも2025年に物理的限界に達して実現不可能になるという状態になっています。

そんな中、オーストラリアのRMIT大学の研究者が、金属ベースの空気チャンネルトランジスタ(ACT)を開発しました。ACTは電荷ベースの半導体とは違い、35ナノメートル未満のエアギャップ(空気層)によって分離したソースとドレインそれぞれの対面式金属ゲートを使うことで、基板から垂直方向にトランジスタネットワークを構築する技術だとのこと。エアギャップは空気中の電子の平均自由行程よりも小さいので、電子は飛散することなく室温中で空気中を移動することができます。

続きはソースで

https://i.gzn.jp/img/2018/12/03/metal-air-transistor/a02_m.jpg

GIGAZINE
https://gigazine.net/news/20181203-metal-air-transistor/
ダウンロード


引用元: 【半導体】ムーアの法則の限界を突破する「金属-空気トランジスタ」が半導体を置き換える可能性[12/03]

【半導体】ムーアの法則の限界を突破する「金属-空気トランジスタ」が半導体を置き換える可能性の続きを読む

    このエントリーをはてなブックマークに追加 mixiチェック
1: 2017/06/02(金) 17:06:25.10 ID:CAP_USER
http://news.mynavi.jp/news/2017/05/31/280/

周藤瞳美
[2017/05/31]

物質・材料研究機構(NIMS)は5月31日、過酷環境下に強いダイヤモンド集積回路を開発するための第一歩として、2種類の動作モードを持つ金属-酸化物-半導体(MOS)電界効果トランジスタ(FET)を組み合わせたダイヤモンド論理回路チップの開発に成功したと発表した。

同成果は、NIMS機能性材料研究拠点 劉江偉独立研究者、技術開発・共用部門 小出康夫部門長らの研究グループによるもので、5月9日付けの米国IEEE電子デバイス学会「IEEE Electron Device Letters」電子版に掲載された。

ダイヤモンドは、高いキャリア移動度、大きな破壊電界および大きな熱伝導率を持つことから、高温、高出力、および高周波で安定に動作する電流スイッチおよび集積回路への応用が期待されている。

しかし、これまでダイヤモンドMOSFETのしきい値電圧の正負を制御することが難しく、2種の動作モードであるデプレッションモード(Dモード)およびエンハンスメントモード(Eモード)のMOSFETをそれぞれ同一チップ上に作製することは困難であった。

続きはソースで

http://news.mynavi.jp/news/2017/05/31/280/images/001.jpg
作製されたダイヤモンド論理回路チップの顕微鏡写真 (NIMS Webサイト)

※本記事は掲載時点の情報であり、最新のものとは異なる場合があります。予めご了承ください。
ダウンロード


引用元: 【材料】NIMS、2種のMOSFETを組み合わせたダイヤモンド論理回路チップを開発 [無断転載禁止]©2ch.net

NIMS、2種のMOSFETを組み合わせたダイヤモンド論理回路チップを開発の続きを読む

    このエントリーをはてなブックマークに追加 mixiチェック
1: 2015/02/23(月) 17:35:04.15 ID:???.net
日立、量子コンピュータに匹敵する性能の室温動作の新型コンピュータを試作 | マイナビニュース
http://news.mynavi.jp/news/2015/02/23/121/

画像
http://news.mynavi.jp/news/2015/02/23/121/images/011l.jpg
イジングモデル
http://news.mynavi.jp/news/2015/02/23/121/images/012l.jpg
CMOSアニーリング


日立製作所は2月23日、約1兆の500乗通りのパターン(組み合わせ)から適した解を導く「組み合わせ最適化問題」を量子コンピュータなみの性能で実現可能な新型コンピュータを試作したと発表した。

同成果の一部は、2015年2月22日~26日の期間で、米国サンフランシスコにて開催されている半導体集積回路に関する国際会議「2015International Solid-State Circuit Conference(ISSCC 2015)」で発表される。

同コンピュータは、従来のコンピュータと同様に半導体素子を用いて動作するため、現在、量子コンピュータとして用いられている計算手法である量子アニーリングで必要となる冷却装置などを用いずに、室温で動作させることが可能だという。また、スケーリングも可能だという。

具体的には、半導体CMOS回路上で量子アニーリングで解を求めていたイジングモデルの振る舞いを擬似的に再現するCMOSアニーリング技術を開発し、外部から特殊な回路を経て入力されるノイズを利用し、特定の局所解への固定を防ぐことで、より良い解を求めるアニーリング動作を実現。
また、解くべき最適化問題を、+1と-1の2つの状態を取る強磁性体スピンが隣接するスピン間で相互作用する振る舞いを示すイジングモデルで表現し、半導体メモリ技術を用いて実装することで実現したという。

続きはソースで

2


参考URL
ニュースリリース:2015年2月23日:日立
http://www.hitachi.co.jp/New/cnews/month/2015/02/0223b.html
News & Trend - 日立製作所、D-Waveの量子コンピュータに対抗する新型コンピュータを試作:ITpro
http://itpro.nikkeibp.co.jp/atcl/column/14/346926/022000173/

引用元: 【技術/量子情報科学】日立、量子コンピュータに匹敵する性能の室温動作の新型コンピュータを試作

日立、量子コンピュータに匹敵する性能の室温動作の新型コンピュータを試作の続きを読む

    このエントリーをはてなブックマークに追加 mixiチェック
1: 2014/12/19(金) 03:51:08.94 ID:???.net
掲載日:2014年12月18日

産業技術総合研究所(産総研)は12月16日、LSIの3D積層技術の実現に向けて、新たな多結晶膜形成技術を開発し、N型多結晶ゲルマニウム(Ge)トランジスタの性能を大幅に改善したと発表した。

同成果は、同所 ナノエレクトロニクス研究部門 新材料・機能インテグレーショングループの森貴洋研究員らによるもの。詳細は、12月15~17日に米国サンフランシスコで開催される国際会議「2014 International Electron Devices Meeting(IEDM2014)」にて発表される。

多結晶Geは、広く用いられている多結晶シリコン(Si)に比べ、より低温(500℃以下)で形成できる。そのため、熱的ダメージを与えずに集積回路上にCMOS回路を直接積層でき、3D-LSIの要素技術として有望である。さらに、Ge中の電子や正孔の移動度はSiよりも高いため、高速動作や低電圧動作が期待される。

一方で、集積回路動作にはN型とP型のトランジスタが必要で、多結晶GeのP型トランジスタではすでに通常の単結晶Siトランジスタに迫る十分な性能が得られている。しかし、N型トランジスタの電流駆動力は通常のSiトランジスタよりも1桁以上低いという問題があった。
今回開発した技術では、電流駆動力を従来の約10倍に増大できたため、多結晶Ge集積回路の動作速度が実用レベルになると期待され、3D-LSIの実現に貢献することが考えられるとコメントしている。

<画像>
(左)多結晶Geトランジスタを用いた3D-LSIのコンセプト図と(右)今回開発した多結晶Geトランジスタの構造模式図
http://news.mynavi.jp/news/2014/12/18/075/images/001l.jpg

<参照>
産総研:多結晶ゲルマニウムトランジスタの性能を大幅に向上
http://www.aist.go.jp/aist_j/press_release/pr2014/pr20141216/pr20141216.html

<記事掲載元>
http://news.mynavi.jp/news/2014/12/18/075/

引用元: 【半導体】産総研、多結晶ゲルマニウムトランジスタの性能改善に成功

産総研、多結晶ゲルマニウムトランジスタの性能改善に成功の続きを読む

    このエントリーをはてなブックマークに追加 mixiチェック
1: 2014/12/17(水) 23:03:51.51 ID:???.net
掲載日:2014/12/17

産業技術総合研究所(産総研)は12月15日、立体型トランジスタ(フィンFET)の低周波ノイズをこれまでの最小レベルに低減する技術を開発したと発表した。

同成果は、同所 ナノエレクトロニクス研究部門 シリコンナノデバイスグループの松川貴上級主任研究員、昌原明植研究グループ長らによるもの。詳細は、12月15~17日に米国サンフランシスコで開催される国際会議「2014 International Electron Devices Meeting(IEDM 2014)」にて発表される。

トランジスタの低周波ノイズはフリッカノイズとしても知られ、トランジスタの面積に反比例して増加するため、アナログ集積回路の縮小の妨げになっていた。また、寸法を小さくすることにより性能が向上したトランジスタをアナログ集積回路で活用する際の障害になっていた。今回、均質な状態が得られる非晶質金属ゲートを導入したフィンFETにおいて低周波ノイズを従来技術の約1/5へ低減することに成功した。同技術により、アナログ集積回路の低コスト化につながるチップサイズ縮小と高性能化が期待できるとコメントしている。

<画像>
(左)フィンFETの模式図と(右)非晶質金属ゲートおよび多結晶金属ゲート電極の断面電子顕微鏡写真
http://news.mynavi.jp/news/2014/12/17/054/images/001l.jpg

(左)試作した非晶質金属ゲートフィンFETによるノイズ低減効果と(右)既存のデバイス技術との比較
http://news.mynavi.jp/news/2014/12/17/054/images/002l.jpg

<参照>
AIST: 産業技術総合研究所 - ノイズを劇的に低減した立体型トランジスタを実現
http://www.aist.go.jp/aist_j/press_release/pr2014/pr20141215/pr20141215.html

<記事掲載元>
http://news.mynavi.jp/news/2014/12/17/054/

引用元: 【半導体】産総研、ノイズを劇的に低減した立体型トランジスタを開発

産総研、ノイズを劇的に低減した立体型トランジスタを開発の続きを読む
スポンサーリンク

このページのトップヘ