理系にゅーす

理系に関する情報を発信! 理系とあるものの文系理系関係なく気になったものを紹介します!

スポンサーリンク

FET

    このエントリーをはてなブックマークに追加 mixiチェック Share on Tumblr Clip to Evernote
1: 2018/12/18(火) 15:14:31.81 ID:CAP_USER
半導体研究機関であるベルギーimecは、米サンフランシスコで開催された半導体デバイスの国際会議「IEDM 2018」にて、ムーアの法則の延命を可能とする3nmおよびその先を見据えたCMOSロジックデバイスに関する発表を行なった。

今回のIEDMにおいてimecは、 縦方向に2段積層した3nmノードのSiおよびGeゲート・オール・アラウンド(GAA)ナノワイヤ/ナノシートFETの性能向上について3件の報告を行なった。

GAA MOSFETは、従来のFinFETと比べてゲート長とゲートピッチのさらなる微細化の実現に向けた有力候補で、ナノワイヤまたはナノシートを垂直に積み重ねることによって、限られたフットプリントの下で駆動電流を最大にすることができる。前回のIEDMにおいて、imecは実際に動作する積層GAAデバイスを発表していたが、今回は、その実用化に向けた一環としてのプロセスの最適化、GAA MOSFETの歪みの効果、信頼性と劣化のメカニズムに関した報告を行なったという。

1つ目の発表は、プロセスの最適化により、ナノワイヤのサイズを低減し、電気的性能を低下させることなく形状制御性を改善させたというもの。

続きはソースで

■GeナノワイヤGAA FET(左)およびSiナノシートGAA FET(右)のTEMによる断面図 (出所:imec)
https://news.mynavi.jp/article/20181218-742418/images/001.jpg

https://news.mynavi.jp/article/20181218-742418/
ダウンロード


引用元: 【半導体】ムーアの法則の延命へ - 3nm以降の実現に向けた研究成果をimecが報告[12/18]

【半導体】ムーアの法則の延命へ - 3nm以降の実現に向けた研究成果をimecが報告の続きを読む

    このエントリーをはてなブックマークに追加 mixiチェック Share on Tumblr Clip to Evernote
1: 2017/06/02(金) 17:06:25.10 ID:CAP_USER
http://news.mynavi.jp/news/2017/05/31/280/

周藤瞳美
[2017/05/31]

物質・材料研究機構(NIMS)は5月31日、過酷環境下に強いダイヤモンド集積回路を開発するための第一歩として、2種類の動作モードを持つ金属-酸化物-半導体(MOS)電界効果トランジスタ(FET)を組み合わせたダイヤモンド論理回路チップの開発に成功したと発表した。

同成果は、NIMS機能性材料研究拠点 劉江偉独立研究者、技術開発・共用部門 小出康夫部門長らの研究グループによるもので、5月9日付けの米国IEEE電子デバイス学会「IEEE Electron Device Letters」電子版に掲載された。

ダイヤモンドは、高いキャリア移動度、大きな破壊電界および大きな熱伝導率を持つことから、高温、高出力、および高周波で安定に動作する電流スイッチおよび集積回路への応用が期待されている。

しかし、これまでダイヤモンドMOSFETのしきい値電圧の正負を制御することが難しく、2種の動作モードであるデプレッションモード(Dモード)およびエンハンスメントモード(Eモード)のMOSFETをそれぞれ同一チップ上に作製することは困難であった。

続きはソースで

http://news.mynavi.jp/news/2017/05/31/280/images/001.jpg
作製されたダイヤモンド論理回路チップの顕微鏡写真 (NIMS Webサイト)

※本記事は掲載時点の情報であり、最新のものとは異なる場合があります。予めご了承ください。
ダウンロード


引用元: 【材料】NIMS、2種のMOSFETを組み合わせたダイヤモンド論理回路チップを開発 [無断転載禁止]©2ch.net

NIMS、2種のMOSFETを組み合わせたダイヤモンド論理回路チップを開発の続きを読む

    このエントリーをはてなブックマークに追加 mixiチェック Share on Tumblr Clip to Evernote
1: 2016/08/23(火) 21:40:08.76 ID:CAP_USER
共同発表:世界初!反転層型ダイヤMOSFETの動作実証に成功
http://www.jst.go.jp/pr/announce/20160822/index.html


ポイント
ダイヤモンド半導体を用いた反転層チャネルMOSFETを作製しました。
同MOSFETで、低消費電力のパワーデバイスに要求されるノーマリーオフ特性が実現されていることを実証しました。


金沢大学 理工研究域電子情報学系の松本 翼 助教、徳田 規夫 准教授らの研究グループ(薄膜電子工学研究室)は、国立研究開発法人 産業技術総合研究所 先進パワーエレクトロニクス研究センター ダイヤモンドデバイス研究チームの山崎 聡 招へい研究員、加藤 宙光 主任研究員、株式会社デンソーの小山 和博 担当課長らとの共同研究により、世界で初めてダイヤモンド半導体注1)を用いた反転層チャネルMOSFET注2)を作製し、その動作実証に成功しました。

省エネルギー・低炭素社会の実現のためのキーテクノロジーとして次世代パワーデバイスの開発が求められています。ダイヤモンドは、パワーデバイス材料の中で最も高い絶縁破壊電界とキャリア移動度、そして熱伝導率を有することから、究極のパワーデバイス材料として期待されています。しかし、高品質な酸化膜およびダイヤモンド半導体界面構造の形成が困難であるため、パワーデバイスにおいて重要なノーマリーオフ特性注3)を有する反転層チャネルダイヤモンドMOSFETは実現していませんでした。

今回、研究グループは独自の手法で母体となるn型ダイヤモンド半導体層および酸化膜とダイヤモンド半導体層界面の高品質化に成功しました。それらを用いた反転層チャネルダイヤモンドMOSFETを作製し、その動作実証に成功しました。

将来、ダイヤモンドパワーデバイスが自動車や新幹線、飛行機、ロボット、人工衛星、ロケット、送配電システムなどに導入されることで、ダイヤモンドパワーエレクトロニクスの道を切り開き、省エネ・低炭素社会への貢献が期待されます。

本研究成果は、平成28年8月22日発行の英国Nature Publishingグループのオンライン雑誌「Scientific Reports」に掲載されるとともに、「ダイヤモンド半導体装置及びその製造方法」として特許も出願しております。なお、本研究の一部は、科学技術振興機構(JST) 戦略的創造研究推進事業(CREST)「二酸化炭素排出抑制に資する革新的技術の創出」(研究総括:安井 至)の研究課題「超低損失パワーデバイス実現のための基盤構築」および金沢大学が独自に行う戦略的研究推進プログラム(先魁プロジェクト)「革新的省エネルギーデバイスの創製」の一環として受けて行われました。

続きはソースで

ダウンロード (1)
 

引用元: 【電子工学】世界初!反転層型ダイヤMOSFETの動作実証に成功 省エネ社会に大きく貢献する究極のパワーデバイスの実現へ [無断転載禁止]©2ch.net

世界初!反転層型ダイヤMOSFETの動作実証に成功 省エネ社会に大きく貢献する究極のパワーデバイスの実現への続きを読む

    このエントリーをはてなブックマークに追加 mixiチェック Share on Tumblr Clip to Evernote
1: 2014/12/17(水) 23:03:51.51 ID:???.net
掲載日:2014/12/17

産業技術総合研究所(産総研)は12月15日、立体型トランジスタ(フィンFET)の低周波ノイズをこれまでの最小レベルに低減する技術を開発したと発表した。

同成果は、同所 ナノエレクトロニクス研究部門 シリコンナノデバイスグループの松川貴上級主任研究員、昌原明植研究グループ長らによるもの。詳細は、12月15~17日に米国サンフランシスコで開催される国際会議「2014 International Electron Devices Meeting(IEDM 2014)」にて発表される。

トランジスタの低周波ノイズはフリッカノイズとしても知られ、トランジスタの面積に反比例して増加するため、アナログ集積回路の縮小の妨げになっていた。また、寸法を小さくすることにより性能が向上したトランジスタをアナログ集積回路で活用する際の障害になっていた。今回、均質な状態が得られる非晶質金属ゲートを導入したフィンFETにおいて低周波ノイズを従来技術の約1/5へ低減することに成功した。同技術により、アナログ集積回路の低コスト化につながるチップサイズ縮小と高性能化が期待できるとコメントしている。

<画像>
(左)フィンFETの模式図と(右)非晶質金属ゲートおよび多結晶金属ゲート電極の断面電子顕微鏡写真
http://news.mynavi.jp/news/2014/12/17/054/images/001l.jpg

(左)試作した非晶質金属ゲートフィンFETによるノイズ低減効果と(右)既存のデバイス技術との比較
http://news.mynavi.jp/news/2014/12/17/054/images/002l.jpg

<参照>
AIST: 産業技術総合研究所 - ノイズを劇的に低減した立体型トランジスタを実現
http://www.aist.go.jp/aist_j/press_release/pr2014/pr20141215/pr20141215.html

<記事掲載元>
http://news.mynavi.jp/news/2014/12/17/054/

引用元: 【半導体】産総研、ノイズを劇的に低減した立体型トランジスタを開発

産総研、ノイズを劇的に低減した立体型トランジスタを開発の続きを読む
スポンサーリンク

このページのトップヘ